Метод цифровой логики

По высвечиванию и погашению элементов отображения при формировании цифровых знаков (рис.18, рис.19) составляем таблицу истинности 32-хпозиционного кода управления элементами формата индикатора (рис.20а) для 16 цифровых знаков. На основании таблицы истинности двоичного кода (рис.21б), эквивалентной таблицы истинности двоичного кода записанной цифрами десятичного кода (рис.21а) и эквивалентной таблицы истинности 32-хпозиционного кода для 16 (0-15) цифровых знаков (рис.20а, б, в) построена структурная схема преобразователя двоичного кода (рис.21в) в 32-хпозиционный код. На рис.21в представлен вариант построения минимизированной структурной схемы преобразователя двоичного кода (2⁴) в двоичный 32-хпозиционный код на 16 цифровых знаков (0-15), не разделенных на две группы.

Большой (Кр.и.в. >2.50) коэффициент распределения информационных входных цепей в среднем на логический элемент И-НЕ в структурной схеме преобразователя кода (Кр.и.в.= n/N=278/79=3.52) показывает перегруженность микросхем, избыток корпусов и перегрев их. Построение структурной схемы преобразователя двоичного кода в 32-хпозиционный код при 16-ти формируемых знаков выполним в два этапа.

При этом и таблица истинности 32-хпозиционного кода разделена на 2 уровня (рис.22а) и 16-ричный код управления при формировании цифровых знаков разделен на 2 восьмиричных кода (рис.22а) и эквивалентная таблица истинности 32-хпозиционного кода в виде записи цифрами 10-го кода (рис.22б) разделена на 2 уровня (I группа – формирование цифровых знаков 0-7, II группа–при формировании цифровых знаков 8-15).