Метод цифровой логики

Несмотря на то, что общее число 2-х, 3-х, 4-хвходовых логических элементов И-НЕ при построении двух структурных схем (8+8 цифровых знаков) увеличилось, в сравнении с построением одной структурной схемы преобразователя кода (16 цифровых знаков), общее число корпусов микросхем, содержащие 2-х, 3-х, 4-хвходовые логические элементы, уменьшилось.

На информационном поле цифрового формата (рис.13) можно сформировать значительно большее число фигур, представленных цифровыми знаками (рис.26), используя методику при формировании 16 цифровых знаков.

При этом три разряда (Х1, Х2, Х3) двоичного кода (рис.23) используются для построения структурной схемы преобразователя двоичного кода в 32-хпозиционный код, как при формировании 8 цифровых знаков от 0 до 7 (рис.24), так и при формировании 8 цифровых знаков от 8 до 15 (рис.25). Четвертый разряд (Х4) двоичного кода используется в качестве разрешающего сигнала (Q1) с уровнем логической единицы «1» на формирование цифровых знаков от 0 до 7 (рис.24) и разрешающего сигнала Х4 (Q2) с уровнем логической единицы «1» на формирование цифровых знаков от 8 до 15 (рис.25).

При формировании, например, 128 цифровых знаков, построение структурной схемы преобразователя двоичного кода в 32-хпозиционный код должно быть распределено на 16 этапов (I - XVI) этапов, по числу распределения цифровых знаков на группы I-XVI (рис.26).

Прежде всего, построим предварительно структурную схему преобразователя двоичного кода в 32-хпозиционный код, используя 8 этапов (I-VIII) ее построения, при формировании цифровых знаков от 0 до 63 (рис. 26), распределив их на 8 групп (I-VIII). Для восьми структурных схем преобразователей двоичного кода в 32-хпозиционный код (I-VIII), используя три разряда (Х1, Х2, Х3) двоичного кода (рис.23), при формировании 8 цифровых знаков, потребуется схема управления (рис.27в), распределяющая сигналы разрешения на формирование той или иной группы (I-VIII) цифровых знаков (рис.26).